假設我們有下面這樣的一個程序,源代碼如下：
/* main.c */
#include “mytool1.h”
#include “mytool2.h”
int main(int argc,char **argv)
{
mytool1_print(“hello”);
mytool2_print(“hello”);
}
/* mytool1.h */
#ifndef _MYTOOL_1_H
#define _MYTOOL_1_H
void mytool1_print(char *print_str);
#endif
/* mytool1.c */
#include “mytool1.h”
void mytool1_print(char *print_str)
{
printf(“This is mytool1 print %s\n”,print_str);
}
/* mytool2.h */
#ifndef _MYTOOL_2_H
#define _MYTOOL_2_H
void mytool2_print(char *print_str);
#endif
/* mytool2.c */
#include “mytool2.h”
void mytool2_print(char *print_str)
{
printf(“This is mytool2 print %s\n”,print_str);
}
當然由於這個程序是很短的我們可以這樣來編譯
gcc -c main.c
gcc -c mytool1.c
gcc -c mytool2.c
gcc -o main main.o mytool1.o mytool2.o
這樣的話我們也可以產生 main 程序,而且也不時很麻煩.但是如果我們考慮一下如果有
一天我們修改了其中的一個文件(比如說 mytool1.c)那麼我們難道還要重新輸入上面的命令?
也許你會說,這個很容易解決啊，我寫一個 SHELL 腳本,讓她幫我去完成不就可以了.是的對
於這個程序來說,是可以起到作用的，但是當我們把事情想的更復雜一點,如果我們的程序有
幾百個源程序的時候,難道也要編譯器重新一個一個的去編譯?
為此,聰明的程序員們想出了一個很好的工具來做這件事情,這就是 make.我們只要執行
以下 make,就可以把上面的問題解決掉.在我們執行 make 之前,我們要先編寫一個非常重要的
文件.–Makefile.對於上面的那個程序來說,可能的一個 Makefile 的文件是：
# 這是上面那個程序的 Makefile 文件
main：main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o：main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o：mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o：mytool2.c mytool2.h
gcc -c mytool2.c
有了這個 Makefile 文件,不過我們什麼時候修改了源程序當中的什麼文件,我們只要執行
make 命令，我們的編譯器都只會去編譯和我們修改的文件有關的文件,其它的文件她連理
都不想去理的。
下面我們學習 Makefile 是如何編寫的。
在 Makefile 中也#開始的行都是注釋行.Makefile 中最重要的是描述文件的依賴關系的說
明.一般的格式是：
target： components
TAB rule
第一行表示的是依賴關系.第二行是規則.
比如說我們上面的那個 Makefile 文件的第二行
main：main.o mytool1.o mytool2.o
表示我們的目標(target)main 的依賴對象(components)是 main.o mytool1.o mytool2.o
當倚賴的對象在目標修改後修改的話,就要去執行規則一行所指定的命令.就象我們的上
面那個 Makefile 第三行所說的一樣要執行 gcc -o main main.o mytool1.o mytool2.o
注意規則一行中的 TAB表示那裡是一個 TAB 鍵
Makefile 有三個非常有用的變量.分別是$@,$^,$<代表的意義分別是：
$@–目標文件,$^–所有的依賴文件,$<–第一個依賴文件.
如果我們使用上面三個變量,那麼我們可以簡化我們的 Makefile 文件為：
# 這是簡化後的 Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o：main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o：mytool1.c mytool1.h
gcc -c $<
mytool2.o：mytool2.c mytool2.h
gcc -c $<
經過簡化後我們的 Makefile 是簡單了一點,不過人們有時候還想簡單一點.這裡我們學習
一個 Makefile 的缺省規則
..c.o：
gcc -c $<
這個規則表示所有的 .o文件都是依賴與相應的.c 文件的.例如 mytool.o依賴於 mytool.c
這樣 Makefile 還可以變為：
# 這是再一次簡化後的 Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
..c.o：
gcc -c $<
好了,我們的 Makefile 也差不多了,如果想知道更多的關於 Makefile 規則可以查看相應的
文檔。