添加fl2440中S3C2440片上系統的支持。
相關閱讀:
U-Boot源代碼下載地址 http://www.linuxidc.com/Linux/2011-07/38897.htm
FL2440的U-boot-2010.09移植(一)http://www.linuxidc.com/Linux/2012-06/63755.htm
FL2440的U-boot-2010.09移植(二)http://www.linuxidc.com/Linux/2012-06/63756.htm
FL2440的U-boot-2010.09移植(三)DM9000網卡及開發板相關配置 http://www.linuxidc.com/Linux/2012-07/64155.htm
FL2440的U-boot-2010.09移植(四) 添加NOR FLash啟動支持 http://www.linuxidc.com/Linux/2012-07/64156.htm
FL2440的U-boot-2010.09移植(五)uboot架構中NAND FLash驅動修改 http://www.linuxidc.com/Linux/2012-07/64157.htm
FL2440的U-boot-2010.09移植(六)NAND FLash啟動支持 http://www.linuxidc.com/Linux/2012-07/641587.htm
FL2440的U-boot-2010.09移植(七)LCD的支持 http://www.linuxidc.com/Linux/2012-07/641587.htm
針對FL2440開發板的u-boot-2010.09版本補丁 http://www.linuxidc.com/Linux/2012-07/64116.htm
一、匯編文件修改,這部分主要集中修改修改cpu/arm920t/start.S文件。
1、刪除AT91RM9200使用的LED代碼,117、118行,關閉LED代碼。
- // bl coloured_LED_init
- // bl red_LED_on
2、修改編譯條件支持s3c2440,修改寄存器地址定義,修改 CPU頻率初始化設置
- # if defined(CONFIG_S3C2400)
- # define pWTCON 0x15300000
- # define INTMSK 0x14400008 /* Interupt-Controller base addresses */
- # define CLKDIVN 0x14800014 /* clock divisor register */
- #else
- # define pWTCON 0x53000000
- # define INTMSK 0x4A000008 /* Interupt-Controller base addresses */
- # define INTSUBMSK 0x4A00001C
- # define CLKDIVN 0x4C000014 /* clock divisor register */
- # endif
- 添加
- # define CLK_CTL_BASE 0x4C000000
- # define MDIV_405 0x7f<<12
- # define PSDIV_405 0x21 /*set s3c2440 MPLL 405MHZ*/
- # define MDIV_200 0xa1<<12
- # define PSDIV_200 0x31 /*set s3c2410 MPLL 200MHZ*/
3、修改中斷禁止部分
- # if defined(CONFIG_S3C2410)
- //ldr r1, =0x3ff
- ldr r1, =0x7ff /*uboot error*/
- ldr r0, =INTSUBMSK
- str r1, [r0]
- # endif
- 後添加
- #if defined(CONFIG_S3C2440)
- ldr r1, =0x7ff
- ldr r0, =INTSUBMSK
- str r1, [r0]
- /*INTSUBMSK 關閉中斷 S3C2440有15位*/
- # endif
4、修改時鐘設置(2440的主頻為405MHz),緊接著上面一步,在其後添加和修改為:
- #if defined(CONFIG_S3C2440)
- /* FCLK:HCLK:PCLK = 1:4:8 */
- /* default FCLK is 405 MHz ! */
- ldr r0, =CLKDIVN
- mov r1, #5
- str r1, [r0]
-
- mrc p15, 0, r1, c1, c0, 0
- orr r1, r1, #0xc0000000 //asynchronous
- mcr p15, 0, r1, c1, c0, 0
- /*上面這段代碼見s3c2440a手冊p215,HDIVN != 0 叫做異步總線模式*/
-
- /* cpu clock FCLK = 405MHZ 通常我們叫400MHZ,實際是405MHZ,見S3C2440手冊(英文版)chapt7,P227要習慣用英文手冊:-)*/
- /*根據表中的數據設置MDIV,PDIV,SDIV*/
- mov r1, #CLK_CTL_BASE
- mov r2, #MDIV_405
- add r2, r2, #PSDIV_405
- str r2, [r1, #0x04] //寫入MPLLCON
-
- #else
- /* FCLK:HCLK:PCLK = 1:2:4 */
- /* default FCLK is 120 MHz ! */
- ldr r0, =CLKDIVN
- mov r1, #3
- str r1, [r0]
- mrc p15, 0, r1, c1, c0, 0
- orr r1, r1, #0xc0000000 //asynchronous
- mcr p15, 0, r1, c1, c0, 0
-
- /* cpu clock is 200MHZ*/
- mov r1, #CLK_CTL_BASE
- mov r2, #MDIV_200
- add r2, r2, #PSDIV_200
- str r2, [r1, #0x04] //MPLLCON
- #endif
5、修改SDRAM的REFRESH刷新周期,修改board/fl2440/lowlevel_init.S文件
- #define REFCNT 1259
- /*在SDRAM手冊上P3上有64ms refresh period (8K Cycle)*/
- /*結合fl2440開發板 preiod =64ms/8129=7.8125us,取7.9的話REFCNT的值為 (2048+1-7.9us*100Mhz)=1259*/
-
-
-
- #define Trp 0x0 /* 2clk */
- /*RAS precharge Time SDRAM數據手冊P10 tRP(min)=20ns 或者18ns(由型號決定)我們知道我們的HCLK=405/4Mhz 故可設成2clk(20ns),有些移植手冊設為4clk 再次充電時間設大點問題也不大吧 */
-
- #define Trc 0x3 /* 7clk */
- /*SDRAM ROW cycle time: Trc=Tsrc+Trp SDRAM數據手冊p10 tRC(min)=65ns 或者60ns(由型號決定) 設為7即為70ns */
-
-
- #define Tchr 0x2 /* 3clk */
- /*為找到Tchr相關定義,在SMRDATA:後面設置REFRESH寄存器時(Tchr<<16),而實際上該寄存器(11~17)位為保留位,這裡設置並沒有意義(可能這個值在其他ARM體系中有用吧,但至少在S3C2440中是無效的)*/